① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62 - 183555

@Int_Cl.4

識別記号

庁内整理番号

匈公開 昭和62年(1987)8月11日

H 01 L 27/08 29/78 102

7735-5F 8422-5F

審査請求 未請求 発明の数 1 (全3頁)

◎発明の名称 半導体装置

②特 願 昭61-26282

20出 顧 昭61(1986)2月7日

79発明者 岩田

滋

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

⑪出 願 人 日本電気株式会社

20代理人 弁理士内原 晋

明 細 書

発明の名称
半導体装置

2. 特許請求の範囲

- (1) 複数のMOSトランジスタを含む半導体装置 において、前配トランジスタのうちの少くとも 一つのトランジスタのゲートのゲート長が、そ のゲートの軽方向に沿って異っていることを特 欲とする半導体装置。
- (2) 上記ゲートのゲート長の変化が連続的である ことを特徴とする特許請求の範囲第1項に記載 の半導体装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置、特に複数のMOSトラン ジスタが一枚の半導体基板に形成された半導体製 置に関する。

〔従来の技術〕

第2図は従来のMOS・LSIK用いられるMOSトランジスタの平面図である。図において、一つの長方形のセル領域1の上の長さ方向に、2本の帯状のゲート電極導体層(以下単化ゲート電極という)6,6が平行に通り、それぞれの配線取出し電板(以下配線を極という)6 a と 6 a はセル領域1の外側に設けられている。また、ゲート電極6,6の直下のチャンネルにより分けられている、セル領域短辺方向両側に位置するドレイン拡散局5と5の配線電板5 a と 5 a は、ドレイン配線電板5 a の反対側の端部近くに設けられている。

第3図は、第2図の従来例の変形で、第2図に かける直接状のゲート電極の代わりに、セル領域 1の両短辺の外側中央近くに、相対してゲート配 線電値7aと7aを設け、この配盤電板7a,7a に導電接続したゲート電極7と7は、途中でそれ ぞれ反対側に折れ曲り、さらにセル領域1の両長

- 2 -

辺内側に沿って延長されて、セル領域1の中央部 化丁度広場状のソース拡散層4を残すようにして、 との上にソース拡散層配線電極4 a を散け、ゲー ト電振7と7の肩部のドレイン拡散胎5,5の上 にドレイン配線電極5 a と 5 a を散けることによ り、ソース・ドレイン拡散胎の面積を小さくし、 従って、セル寸法を減小させている。

(発明が解決しようとする問題点)

上述した従来のMOSトランジスタにおいて、 数細化しようとすると、熱処理の減少などにより、 ソース、ドレインの拡散層抵抗は増加しがちである。したがって、第2図の場合、ソース、ドレイン 拡散層上に電極をとる数が少ないので、ソース、 ドレイン拡散層に寄生的に直列抵抗が付随している。この抵抗値は根細化するにつれて回路によめ る割合が増えてゆく。例えば、拡散層抵抗が50 の/口の場合、第2図で実効1000程度ある。 また、第3図の場合、さらに増加して、実効300 の程度ある。これらの寄生抵抗は、MOSトラン ジスタのドライブ能力を低下させ、LSIの高速

- 3 -

電極4 aが、また、ゲート電極2,2の肩の部分のドレイン拡散局5,5の上に、それぞれドレイン配製電極5 a,5 aが設けられている。さらに、ゲート電極2,2の帯状の額(とれはゲート電極直下のチャンネル長(またはゲート長)とほぼ等しい)は、先に延びてゆくだつれて、段階的に小さくなっている。従って、ゲート長が分が大きくても、全体としての駆動能力は減小しない。すなわち、拡散層抵抗とトランジスタのオン抵抗の合計が一定の値以上になるようにゲート長を調整するわけである。

なお、上例は、ゲート長にほぼ等しい幅をもつ 帯状ゲート電極の幅を、配割電極から先の方に延 びるにつれて段階的に小さくしているが、(ゲー ト長も当然段階的に小さくなっている)とれを連 統的に小さくしても同様の効果が得られる。

〔発明の効果〕

ととろで、一般的にゲート長の設計時において、 その長さは信頼性などにもとづく最小寸法に決め 化のさまたげとなる。

[問題点を解決するための手段]

本発明に係るMOS 構造トランジスタは、ゲート配款電機と反対側にあるゲート部分のゲート長を小さくし、ソース、ドレインの拡散複抵抗とオン抵抗の合計が、ゲートのどの部分でも一定以上にし、単位ゲート長むたりの電界強度をゲートのどの部分でも一定以下にしている。

〔與施例〕

つぎに本発明を実施例により説明する。

第1回は本発明の一実施例に係る一つの NOSトランジスタセルの平面図である。図において、一つの長方形のセル領域1の相対する毎辺の中央部外側に、それぞれが一ト配設電極2 a , 2 a が設けられ、配設電極2 a , 2 a にそれぞれ必必がしている帝状のゲート電極2 , 2 が、セル領域1内で互いに反対側の長辺の方向に折れ曲り、さらに長辺の内側に沿って反対の短辺の外へ延載っている。そして、二つのゲート電板2 a , 2 a にはさまれたソース拡散層4の中央部にはソース配

-1-

られる。したがってゲート長をその長さ以下にすることには問題がある。例えば、ホットエレクトロン効果や組チャンネル効果によるしきい値電圧の低下である。本発明は、このような問題が生じない。つまり、以上の問題はゲート長を短かくしても電源電圧を下げないために起こるのであるが本発明では、拡散層抵抗分があるので、見かけ上電圧が低下したのと同じ効果がある。したがって、単位ゲート長あたりの電界強度はゲートのどの部分も一定以下にすることが可能であり、信頼性を低下させない。

本発明により第1図のようなパターンにするととにより、従来の第2図のパターンと同程度の駆動能力を持つトランジスタのセルを面積比で約60%で実現できる。また、ドレイン部分の面積を小さくすることによりドレイン拡散容量を小さくできる。また、ゲート面積も小さくなるのでゲート容量も小さくできる。

以上説明したように本発明は、ゲート上配無電 極と反対似にあるゲート部分のゲート長を、配録 電便近傍の部分より小さくすることにより、ソース、ドレインの拡散層抵抗の影響を小さくし、トランジスタの駆動能力の低下を防ぎ、セルの面積を小さくし、ドレインの拡散容量を減少できるので、MOS LSI の高速化、高集積化が可能になるという効果がある。また、バターンの変更だけで済むので、マスクを変えるだけで、製造上の工程の追加もない。

4. 図面の簡単な説明

第1図は本発明の一実施例に係る一つの MOS トランジスタ部分の平面図、第2図は従来の MO Sトランジスタ部分の平面図、第3図は他の従来 のMOSトランジスタ部分の平面図である。

1 ……セル領収、2,6,7……ゲート電程、2a,6a,7a……ゲート配級電標、4……ソース拡散層、4a……ソース配銀電標、5……ドレイン、5a……ドレイン配線電程。

代理人 弁理士 内 原



_ 7 _

